

PAT-NO: JP362176308A
DOCUMENT-IDENTIFIER: JP 62176308 A
TITLE: FREQUENCY DOUBLER CIRCUIT
PUBN-DATE: August 3, 1987

INVENTOR-INFORMATION:
NAME
SHINOZAKI, SATORU

ASSIGNEE-INFORMATION:
NAME
NEC CORP
COUNTRY
N/A

APPL-NO: JP61018886
APPL-DATE: January 30, 1986

INT-CL (IPC): H03B019/14
US-CL-CURRENT: 455/333

ABSTRACT:

PURPOSE: To facilitate the monolithic circuit integration and to relax the limit of the frequency characteristic by adding an output of transistors (TRs) in cascode connection respectively to TRs of a differential amplifier to a push-pull amplifier.

CONSTITUTION: In applying an unbalanced input signal 100 to an input terminal 7, an in-phase signal appears at a collector of a TR 9 and an opposite phase signal appears at a collector of a TR 8. A constant voltage source 13 is connected in common to bases of TRs 11, 12, and a signal in

phase to the signal
impressed to emitters of the TRs 11, 12 appears at the
collectors of the TRs
11, 12. TRs 16, 17 are turned on and off alternately to
offer the push-pull
operation. Thus, a full-wave rectifier signal, that is, a
double frequency
signal to the input frequency is obtained at an output
terminal 18. The Miller
effect is avoided by the cascode connection and an
excellent wide band
characteristic is obtained.

COPYRIGHT: (C)1987,JPO&Japio

⑫ 公開特許公報(A)

昭62-176308

⑮ Int.Cl.⁴

識別記号

庁内整理番号

⑬ 公開 昭和62年(1987)8月3日

H 03 B 19/14

6932-5J

審査請求 未請求 発明の数 1 (全4頁)

⑭ 発明の名称 周波数二通倍回路

⑯ 特 願 昭61-18886

⑰ 出 願 昭61(1986)1月30日

⑱ 発 明 者 篠 崎 了 東京都港区芝5丁目33番1号 日本電気株式会社内
⑲ 出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号
⑳ 代 理 人 弁理士 本庄 伸介

明 細 書

1. 発明の名称

周波数二通倍回路

2. 特許請求の範囲

入力された不平衡信号を平衡信号に変換する第1及び第2のトランジスタから成る差動増幅器と、前記第1及び第2のトランジスタにそれぞれカスコード接続された第3及び第4のトランジスタと、前記第3及び第4のトランジスタの出力によりプッシュプル動作をする第5及び第6のトランジスタから成るプッシュプル増幅器とが備えてあり、前記第3及び第4のトランジスタのベース電極は定電圧源に接続してあり、前記プッシュプル増幅器の出力端を前記不平衡信号の二通倍周波数信号の出力端とすることを特徴とする周波数二通倍回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は周波数二通倍回路に関し、特に無線通信装置等の高周波帯で使用する周波数二通倍回路に関する。

(従来の技術)

従来、この種の周波数二通倍回路としては、ダイオード対と平衡変成器から成る全波整流回路が広く用いられている。第2図はこのような周波数二通倍回路の一例を示す回路図である。この図において符号1は入力端子1、2はトランス、3、4はダイオード、5は抵抗、6は出力端子である。抵抗5は直流自己バイアスを設定するためのものである。

この回路では、入力基本周波数成分とその奇数倍の高周波成分が出力端で打ち消し合い抑圧されるから二通倍波出力及びその高調波成分以外のスプリアスを除くことが比較的容易になる。かかる周波数二通倍回路で用いるダイオードはトランジスタ等の能動素子に比較して高周波帯域での動作特性の劣化が少ないから超高周波帯域での使用に

適している。またかかる回路で用いる平衡変成器では使用できる周波数帯域に応じて各種の構成がある。例えば、マイクロ波帯域では分布定数線路を応用した平衡不平衡線路(「BALUN」と略称される)が一般に用いられている。しかし、BALUNは周波数に応じて寸法が決まるから、UHF帯以下で特にその寸法が大きくなり実用的でなくなる。また、UHF帯以下では、巻線の相互インダクタンス結合を応用したトランスが一般に用いられている。しかし、マイクロ波帯域では、巻線トランスを使用することができない。これは、かかる帯域で使用する巻線トランスとして適当な磁性材料がないからである。また巻線では、周波数特性を再現することが極めて困難になる。更に、トランスのような変成器では、トランジスタ等で一般に行なわれているような集積化をすることができず、製造が複雑となり製造原価が嵩むという問題が生じる。それ故、従来からトランジスタで構成される差動増幅回路(以下「トランジスタ差動増幅回路」と称する。)を用いた周波数二通倍

の時定数(CR)で周波数特性が制限される。高い遮断周波数を有するトランジスタでは、コレクタ寄生容量が比較的少ないが、いずれにしてもトランジスタ内部の上記寄与要素によつて回路の周波数特性が制限される。また、トランジスタ差動増幅回路では、コレクタ側負荷抵抗値を小さくすることにより、周波数特性を改善することができるが、出力振幅はコレクタ側負荷抵抗に加わるバイアス電圧値で制限される。従つて、同一コレクタ電流の下では、コレクタ側負荷抵抗が小さいから出力が低下するという問題が生ずる。そこでトランジスタ差動増幅回路では、コレクタ電流を増大させてコレクタ側負荷抵抗を小さくすることによつて出力を低下させないで周波数特性を改善しようとする、信頼性を向上させるためより大きなトランジスタを用いなくてはならない。ところが、大きなトランジスタに大きなコレクタ電流を流すと消費電力が大きくなるばかりか、大きなトランジスタはコレクタ容量も大きいからやはり周波数特性があまり改善されない。

回路が考えられていた。このトランジスタ差動増幅回路では前記平衡変成器の代わりにトランジスタを用いることによつて不平衡信号を平衡信号に変換することができる。かかる差動増幅回路は、半導体基板内にトランジスタ及び抵抗等を実装することによつてトランジスタ及び抵抗等の各素子の電気特性のパラッキをなくし平衡度を改善することができる。また、チップ化することにより量産することができ製造原価を低く抑えることができる。

(発明が解決しようとする問題点)

上述した従来のトランジスタ差動増幅回路からなる周波数二通倍回路では、集積回路化が容易であるが、その反面高周波帯域で良好な周波数特性を得ることができないという問題がある。特に、トランジスタ差動増幅回路では、トランジスタ内部の容量及び抵抗の寄生要素とトランジスタ内部の電子走行時間等によつて高周波特性が劣化する。特に、かかるトランジスタ差動増幅回路では、コレクタ側負荷抵抗とトランジスタ内部の寄生容量

本発明の目的は、寄生容量による周波数特性の制限を緩和すると共に量産化できる周波数二通倍回路を提供することにある。

(問題点を解決するための手段)

本発明が上記問題を解決するために提供する周波数二通倍回路は、入力された不平衡信号を平衡信号に変換する第1及び第2のトランジスタから成る差動増幅器と、前記第1及び第2のトランジスタにそれぞれカスコード接続された第3及び第4のトランジスタと、前記第3及び第4のトランジスタの出力によりプッシュプル動作をする第5及び第6のトランジスタからなるプッシュプル増幅器とが備えてあり、前記第3及び第4のトランジスタのベース電極は定電圧源に接続してあり、前記プッシュプル増幅器の出力端を前記不平衡信号の二通倍周波数信号の出力端とすることを特徴とする。

(実施例)

次に、本発明の周波数二通倍回路について添附図面を参照して詳細に説明する。

第1図は本発明の周波数二通倍回路の一実施例を示す回路図である。

本実施例では入力端子7に印加された不平衡入力信号100をトランジスタ8、9及び定電流源10等で構成される差動増幅器によつて平衡信号に変換する。入力端子7に不平衡入力信号100を印加すると、トランジスタ9のコレクタに不平衡入力信号100と同相の信号が現われ、またトランジスタ8のコレクタに不平衡入力信号100と逆相の信号が現われる。また、トランジスタ11、12のベースには共通に定電圧源13が接続されていて、トランジスタ11、12のエミッタに印加した信号と同相の信号がトランジスタ11、12のコレクタに各々現われる。従つて、不平衡入力信号100と同相の信号101が抵抗15に現われる。そして、この同相信号101はトランジスタ16のベースに印加される。これと同様に不平衡入力信号100と逆相の信号102が抵抗14に現われ、この逆相信号102はトランジスタ17のベースに印加される。また、トラ

ンジスタ16とトランジスタ17の各エミッタは互いに接続されて、抵抗12を介して定電圧源(接地電位)25に接続してあるからトランジスタ16とトランジスタ17は交互にオン・オフしプッシュプル動作をする。従つて、出力端子18には全波整流信号すなわち、入力周波数の二通倍周波数信号が得られる。特に本実施例では、トランジスタ11、12のベースが各々零インピーダンスの定電圧源13に接続されているから、前記差動増幅器を構成するトランジスタ対の各々の寄生コレクタ容量の影響が軽減される。すなわち、本実施例ではコレクタ側負荷抵抗と寄生容量による周波数特性の制限をカスコード接続することによつて緩和している。ここでカスコード接続にはトランジスタ8のコレクタとトランジスタ11のエミッタを縦継接続し、またトランジスタ9のコレクタとトランジスタ12のエミッタを縦継接続することである。本実施例ではこのカスコード接続によつて、ミラー効果の影響をなくすることができるから、良好な広帯域特性を得ることができる。

従つて、本実施例の回路によれば、負荷抵抗値を低くする必要もないから高周波帯域でも十分な出力が得られる。

尚、本実施例では上記の他に定電圧源19、抵抗20、21、22、定電圧源23及び抵抗24が付されている。定電圧源19はトランジスタ8、9のベースにバイアス電圧を印加すると共に不平衡入力信号100に対する交流接地電位を与えるためのものである。抵抗20は、入力端子7側にバイアス電圧を供給すると共に交流終端抵抗として働き、また、抵抗21、22は差動利得を設定し、前記定電流源10が差動増幅の要素として働く。定電圧源23は回路電源である。抵抗24は出力回路電流を設定するためのもので、負荷の駆動能力に応じて決める。

上記のように、本実施例の周波数二通倍回路は、モノリシックIC化が容易なトランジスタ及び抵抗等で構成することができるから、量産化することにより製造原価を低く抑えることができる。

また、本実施例ではカスコード接続を用いるか

らコレクタ側負荷抵抗と寄生容量による周波数特性の制限を緩和することができる。


(発明の効果)

以上説明したように本発明によれば、モノリシックIC化することが容易になるので、量産化することによつて製造原価を低く抑えることができる。また、差動増幅回路がカスコード接続してあるから、コレクタ側負荷抵抗と寄生容量による周波数特性の制限が緩和できる。


4. 図面の簡単な説明

第1図は本発明の周波数二通倍回路の一実施例を示す回路図、第2図は従来の周波数二通倍回路のうちダイオード対と平衡変成器より構成される回路の一例を示す回路図である。

7…入力端子、8、9…トランジスタ、10…定電流源、11、12…トランジスタ、13…定電圧源、14、15…抵抗、16、17…トランジスタ、18…出力端子、19…定電圧源、20、21、22…抵抗、23…定電圧源、24…抵抗。



第 1 図



第 2 図